تصميم وتحليل دارة جامع كامل منخفضة الاستطاعة والمساحة باستخدام تقنية 45 nm CMOS

الملخص

تعد دارة الجامع الكامل (FA) أحد المكونات الأساسية في تصميم الدوائر الحسابية والمنطقية ومن أهم مكونات المعالج، لأنها تعتبر الكتلة الأساسية في القيام بالعديد من العمليات الحسابية مثل الجمع والطرح والضرب والقسمة. كما يعد الجامع الكامل من أكثر المكونات استخداماً في العديد من الأجهزة المختلفة مثل المعالج (CPU) ووحدة الحساب والمنطق (ALU) ومعالج الإشارات الرقمية (DSP) وغيرها، ولذلك يُعتبر تصميم دارة جامع كامل تتمتع بأداء عالٍ ذو أهمية قصوى.

تم في هذه المقالة اقتراح بنية محسّنة لدارة جامع كامل (15T-FA) ومقارنتها مع عدة دارات مختلفة، وهي دارة الجامع الكامل التقليدي 28T-FA ودارة TG-FA ودارة     H-FA ودارة PTL-FA. تمت المحاكاة باستخدام برنامجCadence Virtuoso 6.1.7 باستخدام تقنيةCMOS 45 nm ، وتم إجراء المقارنة بين الدارات المدروسة من حيث استهلاك الاستطاعة والمساحة وتأخير الانتشار ومضروب التأخير بالاستطاعة (PDP). تُظهر نتائج المحاكاة أن الدارة المقترحة 15T-FA تتميز بأقل استهلاك للاستطاعة بين الدارات المدروسة مع قيمة nW 172.306، وهي الدارة الأقل مساحةً مع قيمة µm² 4.701.