تحسين كفاءة الاستطاعة والمساحة لدارة جامع كامل مصممة باستخدام ترانزستورات الأثر الحقلي ذات الأنابيب النانوية الكربونية (CNTFETs).

الملخص

أدى تزايد الطلب في السنوات القليلة الماضية على الأجهزة المحمولة والأنظمة المضمّنة إلى الحاجة لتصميم دارة جامع كامل (Full Adder (FA)) منخفضة الاستطاعة وصغيرة المساحة دون المساس بأدائها وسرعة تشغيلها، إذ تُعد دارة الجامع الكامل هي الوحدة الأساسية في الدارات الإلكترونية عالية التكامل جداً )(VLSI)(Very Large-Scale Integration . كما تُستخدم في العديد من التطبيقات المختلفة مثل معالجات الإشارات الرقمية (DSP) والمعالجات الدقيقة ووحدات الحساب والمنطق (ALU) ووحدات الفاصلة العائمة (FPU).

تم في هذا البحث اقتراح دارة جامع كامل هجينة (H-FA) تعتمد على تقنيتي (Pass Transistor Logic (PTL)) و(Gate Diffusion Input (GDI))، وتتكون من 12 ترانزستوراً باستخدام ترانزستورات الأثر الحقلي ذات الأنابيب النانوية الكربونية ((CNTFET) Carbon Nanotube Field-Effect Transistor). تم مقارنة الدارة المقترحة مع عدة بنى مختلفة لدارة الجامع الكامل، وهي دارة الجامع الكامل التقليدي 28T-FA و 17T-FAو16T-FA و14T-FA و12T-FA من حيث استهلاك الاستطاعة وزمن التأخير ومضروب التأخير بالاستطاعة (PDP) وعدد الترانزستورات.

تم تنفيذ عملية المحاكاة باستخدام برنامج Cadence Virtuoso 6.1.7 عند تقنية تصنيع CNTFET 32 nm، وأظهرت نتائج المحاكاة أن الدارة المقترحة هي الأقل استهلاكاً للاستطاعة بين الدارات المدروسة بقيمة 4.213 nW، والأقل من حيث مضروب التأخير بالاستطاعة بقيمة 43.899 zJ، بالإضافة إلى كونها الأصغر مساحةً بالتساوي مع دارة 12T-FA نظراً لاستخدام كلا الدارتين 12 ترانزستوراً فقط.